Tips Penting untuk Jaringan Distribusi Listrik yang Dapat Diandalkan di PCB Berkecepatan Tinggi

Dalam PCB berkecepatan tinggi – perangkat penggerak seperti router 5G, server pusat data, dan sistem ADAS otomotif canggih – Jaringan Distribusi Daya (PDN) adalah tulang punggung operasi yang dapat diandalkan.PDN yang dirancang dengan buruk menyebabkan penurunan tegangan, gangguan elektromagnetik (EMI), dan masalah integritas sinyal, yang menyebabkan crash sistem, mengurangi umur, atau gagal tes EMC.Studi menunjukkan bahwa 60% dari kegagalan PCB berkecepatan tinggi berasal dari cacat PDNBerita baiknya, masalah ini dapat dihindari dengan desain yang disengaja: pemisahan strategis, tata letak pesawat yang dioptimalkan, pelacakan / via tuning,dan simulasi awalPanduan ini merinci langkah-langkah penting untuk membangun PDN yang kuat yang memberikan daya bersih dan stabil bahkan pada kecepatan di atas 10 Gbps.

Hal-Hal Utama
1.Penghapusan tidak dapat dinegosiasikan: Tempatkan kapasitor dengan nilai campuran (0,01 μF ∼100 μF) dalam jarak 5 mm dari pin daya IC untuk memblokir kebisingan frekuensi tinggi / rendah; gunakan vias paralel untuk menurunkan induktansi.
2Pesawat membuat atau menghancurkan PDN: Padat, jarak dekat daya / tanah pesawat mengurangi impedansi dengan 40~60% dan bertindak sebagai filter alami – tidak pernah membagi pesawat kecuali sangat diperlukan.
3.Trace/via optimasi: Menjaga jejak pendek/lebar, menghapus yang tidak digunakan melalui stubs (melalui back-drilling), dan menggunakan beberapa vias dekat komponen arus tinggi untuk menghindari kemacetan.
4Simulasi awal: Alat-alat seperti Ansys SIwave atau Cadence Sigrity menangkap penurunan tegangan, kebisingan, dan masalah panas sebelum membuat prototipe, menghemat 30+ jam waktu desain ulang.
5.Manajemen termal = PDN umur panjang: suhu tinggi ganda tingkat kegagalan komponen setiap 10 ° C; menggunakan vias termal dan tembaga tebal untuk menghilangkan panas.

Dasar PDN: Integritas Daya, Integritas Sinyal, dan Layer Stack-Up
PDN yang dapat diandalkan memastikan dua hasil inti: integritas daya (tegangan stabil dengan kebisingan minimal) dan integritas sinyal (sinyal bersih tanpa distorsi).Keduanya bergantung pada lapisan yang dirancang dengan baik yang meminimalkan impedansi dan interferensi.

1Integritas Daya: Dasar Operasi yang Stabil
Integritas daya (PI) berarti memberikan tegangan yang konsisten ke setiap komponen tanpa penurunan, lonjakan, atau kebisingan.

a.Jarak atau bidang daya yang luas: Pesawat daya padat memiliki resistensi 10 kali lebih rendah daripada jejak sempit (misalnya, jejak lebar 1 mm vs bidang daya 50 mm2), mencegah penurunan tegangan.
Kondensator pemutus kopling nilai campuran: Kondensator massal (10 μF ∼100 μF) di dekat input daya menangani kebisingan frekuensi rendah; kondensator kecil (0,01 μF ∼0,1 μF) dengan pin IC memblokir kebisingan frekuensi tinggi.
C. Lapisan tembaga tebal: 2 oz tembaga (vs. 1 oz) mengurangi resistensi sebesar 50%, mengurangi penumpukan panas dan kehilangan tegangan.
d.Lapangan tanah yang berkelanjutan: Hindari perpecahan √Lapangan tanah yang rusak memaksa arus balik untuk mengambil jalur panjang dengan induktans tinggi, menyebabkan kebisingan.

Metrik Kritis: Sasaran untuk impedansi PDN <1 ohm dari 1 kHz hingga 100 MHz. Di atas ambang batas ini, kebisingan tegangan (V = I × Z) menjadi signifikan, mengganggu komponen sensitif seperti FPGA atau chip RF.

2Integritas Sinyal: Bagaimana PDN Mempengaruhi Sinyal
Desain PDN yang buruk secara langsung merusak integritas sinyal (SI).

a. Ringing/Overshoot: Sinyal memantul di atas/di bawah voltase target, yang menyebabkan kesalahan data.
b.Crosstalk: Kebisingan dari rel listrik bocor ke jejak sinyal, mendistorsi data kecepatan tinggi (misalnya, PCIe 5.0).
c. Bounce Ground: Spike tegangan pada bidang tanah ketika arus berubah dengan cepat (umum dalam regulator switching).

Perbaiki masalah ini dengan:

a.Menggunakan pesawat tenaga untuk menyediakan jalur pengembalian impedansi rendah untuk sinyal.
b.Menempatkan kapasitor dekopulasi dalam jarak 2 mm dari IC cepat (misalnya, mikroprosesor) untuk meringankan lonjakan tegangan.
c.Mengarahkan sinyal kecepatan tinggi antara bidang darat (melindunginya dari EMI).

Tabel di bawah ini meringkas kelemahan PDN dan dampak SI mereka:

3. Layer Stack-Up: Optimalkan untuk PDN Performance
Layer stack-up adalah "blueprint" untuk keberhasilan PDN, yang menentukan bagaimana daya, tanah, dan sinyal berinteraksi.

a. Pasangan kekuatan dan bidang tanah: Letakkan mereka berdekatan (dipisahkan oleh lapisan dielektrik tipis, 0,1 mm ∼ 0,2 mm).Hal ini menciptakan kapasitansi alami (C = εA / d) yang menyaring kebisingan frekuensi tinggi dan menurunkan impedansi AC.
b.Sinyal kecepatan tinggi perisai: lapisan sinyal rute antara dua bidang tanah (misalnya, Ground → Signal → Ground). Ini menjebak EMI dan mengurangi crosstalk dengan 20-30 dB.
c. Gunakan vias jahitan: Sambungkan bidang tanah di seluruh lapisan dengan vias yang terpisah 5 mm ∼ 10 mm (terutama di sekitar tepi papan). Ini menciptakan efek "kurung Faraday", yang mengandung EMI.
d. Seimbangkan tumpukan: Pastikan jumlah lapisan simetris (misalnya, 4-lapisan: Sinyal → Daya → Tanah → Sinyal) untuk mencegah penyimpangan selama pembuatan.

Contoh 4-Layer Stack-Up untuk PCB berkecepatan tinggi:

1Lapisan atas: Sinyal kecepatan tinggi (misalnya, Ethernet, USB4)
2Lapisan 2: Pesawat daya (3.3V)
3Lapisan 3: Permukaan tanah (padat, tidak terputus)
4Lapisan bawah: sinyal kecepatan rendah (misalnya, sensor, input daya)

Strategi Desain PDN Inti
1. Pemisahan: Blok Noise di Sumber
Kondensator pemisah bertindak sebagai "bank daya lokal" untuk ICs, mereka menyimpan muatan dan melepaskannya ketika permintaan arus meningkat, mencegah penurunan tegangan.

a. Memilih Nilai Kondensator yang Tepat
Gunakan campuran nilai untuk mencakup semua rentang frekuensi:

Kondensator massal (10 μF 100 μF): Ditempatkan di dekat konektor daya (misalnya, jack DC) untuk menangani kebisingan frekuensi rendah (1 kHz 1 MHz) dari regulator tegangan.
Kondensator rentang menengah (1 μF ∼0,1 μF): Diposisikan 2 mm ∼5 mm dari IC untuk menyaring kebisingan frekuensi menengah (1 MHz ∼10 MHz).
Kondensator frekuensi tinggi (0,01 μF ∼0,001 μF): Ditempatkan langsung di sebelah pin daya IC (≤ 2 mm) untuk memblokir kebisingan frekuensi tinggi (10 MHz ∼100 MHz).

Pro Tip: Gabungkan kapasitor secara paralel (misalnya, 10 μF + 0,1 μF + 0,01 μF) untuk membuat "filter broadband" yang mencakup 1 kHz ∼ 100 MHz.

b. Optimalkan Penempatan Kondensator & Routing
Minimalkan area loop: Jalur dari kondensator → pin daya IC → pin tanah IC → kondensator harus sesedikit mungkin. Gunakan jejak pendek dan lebar (≥ 0,5 mm) dan tempatkan vias dalam jarak 1 mm dari bantalan kondensator.
Via paralel: Gunakan 2 ∼3 via per kondensator untuk terhubung ke pesawat daya / tanah. Ini menurunkan induktansi sebesar 30 ∼50% (vs. via tunggal).
Kondensator penyebaran untuk IC multi-pin: Untuk chip dengan pin daya di beberapa sisi (misalnya, BGA), tempatkan kondensator di setiap sisi untuk memastikan pengiriman daya yang merata.

c. Hindari kesalahan pemisahan yang umum
Terlalu sedikit kondensator: Kondensator 0,1 μF tunggal tidak dapat menangani kebisingan frekuensi tinggi dan rendah.
Kondensator terlalu jauh dari IC: Di luar 5 mm, jejak induktansi membatalkan efek pemblokiran kebisingan kondensator.
Ukuran paket yang salah: Gunakan paket 0402 atau 0603 untuk kapasitor frekuensi tinggi paket yang lebih besar (misalnya, 0805) memiliki induktansi yang lebih tinggi.

2. Desain Pesawat: Membuat Jalur Impedansi Rendah
Pesawat daya dan darat adalah cara yang paling efektif untuk mengurangi impedansi PDN, mereka menyediakan area tembaga yang besar dan terus menerus dengan resistensi minimal.

a. Teknik Penggerak Terbaik
Gunakan pesawat padat (tanpa pemotongan): Slot atau pemotongan menciptakan "antena slot" yang memancarkan EMI dan memutus jalur arus.3V analog rail).
Pesawat ukuran untuk arus: Pesawat daya 50mm2 dapat membawa 5A (2oz tembaga, kenaikan 60 ° C) √ skala untuk arus yang lebih tinggi (misalnya, 10A membutuhkan 100mm2).
Letakkan pesawat di dekat tanah: Pesawat daya / tanah (0.1mm dielektrik) yang berdekatan menciptakan kapasitansi 100-500 pF, yang menyaring kebisingan tanpa komponen tambahan.

b. Praktek Terbaik di Daratan
Single solid ground plane: Untuk sebagian besar desain, single ground plane lebih baik daripada split planes.menghubungkan kedua pesawat pada satu titik (star grounding) untuk menghindari ground loops.
Tutup seluruh papan: Perpanjang bidang tanah ke tepi papan (kecuali konektor) untuk memaksimalkan perisai.
Jahit dengan vias: Gunakan vias (0,3mm ∼0,5mm) berjarak 5mm ∼10mm untuk menghubungkan bidang tanah di seluruh lapisan.

Tabel di bawah ini menyoroti manfaat desain pesawat:

3. Trace & Via Optimization: Menghindari Botol
Bahkan dengan pesawat yang hebat, desain trace/via yang buruk dapat merusak kinerja PDN. Fokus pada bidang-bidang ini:
a. Desain Trace
Menjaga jejak pendek: jejak panjang (≥50mm) meningkatkan resistensi dan induktansi menuntun jejak daya langsung dari pesawat ke IC.
Gunakan jejak lebar: Untuk jalur arus tinggi (misalnya, regulator tegangan ke IC), gunakan jejak ≥ 1 mm lebar (2 oz tembaga) untuk membawa 2A + tanpa penurunan tegangan.
Hindari tumpukan: tumpukan jejak yang tidak digunakan (≥3mm) bertindak sebagai antena, memancarkan EMI dan menyebabkan refleksi sinyal.

b. Melalui Desain
Menghilangkan stub dengan back-drilling: Via stubs (bagian dari via di luar lapisan target) menyebabkan resonansi pada frekuensi tinggi (misalnya, 10 Gbps).
Gunakan beberapa vias untuk arus tinggi: Satu 0,5 mm via dapat membawa ~ 1A menggunakan 2 3 vias untuk jalur 2A 3A (misalnya, melepaskan kapasitor ke pesawat).
Ukuran vias untuk pekerjaan: Untuk vias sinyal, gunakan lubang 0,3mm ∼ 0,4mm; untuk vias daya, gunakan lubang 0,5mm ∼ 0,8mm untuk meminimalkan resistensi.

c. Jalur termal
PCB berkecepatan tinggi menghasilkan panas (misalnya, 10W dari CPU), yang meningkatkan ketahanan jejak dan menurunkan kinerja PDN. Tambahkan via termal:

Di bawah komponen panas: Letakkan 4 ∼6 vias termal (0,3 mm lubang) di bawah BGA, regulator tegangan, atau penguat daya.
Sambungkan ke permukaan tanah: Saluran termal mentransfer panas dari komponen ke permukaan tanah, yang bertindak sebagai sumur panas.

Pertimbangan Desain PDN Lanjutan
1Alat Simulasi: Uji Sebelum Anda Membangun
Simulasi adalah cara terbaik untuk menangkap kelemahan PDN lebih awal sebelum Anda menghabiskan waktu dan uang untuk prototipe.

Aliran Kerja Simulasi untuk PDN
1. Pra-layout: Model lapisan tumpukan dan penempatan kapasitor untuk memprediksi impedansi.
2.Post-layout: Ekstrak nilai parasit (R / L / C) dari tata letak PCB dan menjalankan simulasi penurunan tegangan.
3Simulasi termal: Periksa untuk titik panas (≥ 85°C) yang dapat menurunkan kinerja PDN.
4.EMI simulasi: Memastikan PDN memenuhi standar EMC (misalnya, FCC Bagian 15) dengan memindai emisi yang dipancarkan.

Studi kasus: Sebuah tim PCB pusat data menggunakan Ansys SIwave untuk mensimulasikan PDN mereka mereka menemukan puncak impedansi 2 ohm pada 50 MHz yang mereka perbaiki dengan menambahkan kapasitor 0,01 μF. Ini menghindari desain ulang $ 10k.

2. Kontrol EMI/EMC: Jaga Kebisingan
PDN berkecepatan tinggi adalah pengatur sumber EMI utama dan IC cepat menghasilkan kebisingan yang dapat gagal dalam tes EMC.

a.Optimisasi stack-up: Stack-up 4-layer (Signal → Power → Ground → Signal) mengurangi emisi yang dipancarkan sebesar 1020 dB dibandingkan dengan papan 2-layer.
b.Minimalkan area lingkaran: Lingkaran daya (pesawat daya → IC → bidang tanah) harus <1 cm2 ∼Lingkaran yang lebih kecil memancarkan EMI yang lebih sedikit.
c. Input daya filter: Tambahkan manik ferrit atau filter LC ke saluran listrik (misalnya, input 12V) untuk memblokir EMI yang dilakukan.
d. Perisai komponen berisik: Gunakan perisai logam di sekitar regulator switching atau chip RF untuk menahan EMI.

Tabel di bawah ini menunjukkan efektivitas mitigasi EMI:

3. Pengelolaan panas: Lindungi PDN umur panjang
Panas adalah musuh PDN yang paling buruk setiap kenaikan suhu 10 ° C melipatgandakan tingkat kegagalan komponen dan meningkatkan ketahanan tembaga sebesar 4%.

a. Lapisan tembaga tebal: 2 oz tembaga (versus 1 oz) memiliki 50% resistensi yang lebih rendah dan menghilangkan panas lebih cepat.
b.Via termal: Seperti yang disebutkan sebelumnya, tempatkan vias di bawah komponen panas untuk mentransfer panas ke bidang tanah.
c. Heat sinks: Untuk komponen bertenaga tinggi (misalnya, regulator tegangan 5W), tambahkan heat sinks dengan pasta termal ke suhu simpang yang lebih rendah.
d.Copper pour: Tambahkan copper pour (terhubung ke tanah) di dekat komponen panas untuk menyebarkan panas.

Kesalahan PDN yang Umum untuk Dihindari
1. Pemisahan yang tidak memadai
Kesalahan: Menggunakan nilai kondensator tunggal (misalnya, hanya 0,1 μF) atau menempatkan kondensator > 5 mm dari IC.
Konsekuensi: Gelombang tegangan, EMI, dan rel daya yang tidak stabil menyebabkan kecelakaan IC atau kegagalan tes EMC.
Perbaiki: Gunakan kapasitor bernilai campuran (0.01 μF, 0.1 μF, 10 μF) dalam jarak 2 mm ∼5 mm dari pin IC; tambahkan vias paralel.

2. Jalan Kembali yang buruk
Kesalahan: Routing sinyal di atas perpecahan pesawat darat atau dekat tepi papan.
Konsekuensi: Jalur pengembalian yang rusak meningkatkan crosstalk dan sinyal EMI menjadi terdistorsi, dan kesalahan data terjadi.
Perbaiki: Gunakan bidang tanah padat; sinyal rute antara bidang tanah; tambahkan jalur tanah di dekat perubahan lapisan.

3. Mengabaikan Validasi
Kesalahan: melewatkan simulasi atau pengujian fisik (misalnya, pengukuran tegangan dengan osiloskop).
Konsekuensi: Penurunan tegangan atau hotspot yang tidak terdeteksi gagal di lapangan atau selama sertifikasi.
Perbaikan: Jalankan simulasi pra-layout/pasca-layout; uji prototipe dengan osiloskop (ukur kebisingan tegangan) dan kamera termal (periksa titik panas).

FAQ
1Apa tujuan utama dari PDN dalam PCB berkecepatan tinggi?
Tujuan utama PDN adalah untuk memberikan daya yang bersih dan stabil (kebisingan tegangan minimal, tidak ada penurunan) ke setiap komponen bahkan ketika permintaan arus meningkat (misalnya, selama beralih IC).Ini memastikan integritas sinyal dan mencegah kegagalan sistem.

2Bagaimana saya memilih kapasitor dekopulasi untuk PCB 10 Gbps?
Gunakan campuran:

a.0.01 μF (frekuensi tinggi, ≤2mm dari pin IC) untuk memblokir kebisingan 10 ‰ 100 MHz.
b.0.1 μF (frekuensi menengah, 2 ′5 mm dari IC) untuk kebisingan 1 ′10 MHz.
c.10 μF (bulk, near power inputs) untuk kebisingan 1 kHz1 MHz.
Pilih paket 0402 untuk kondensator frekuensi tinggi untuk meminimalkan induktansi.

3Mengapa pesawat darat yang padat lebih baik daripada jejak tanah?
Pesawat tanah padat memiliki 10 kali lebih rendah resistensi dan induktansi daripada jejak tanah.dan bertindak sebagai heat sink yang penting untuk PCB berkecepatan tinggi.

4Bagaimana saya bisa menguji PDN saya setelah membangun prototipe?
Pengukuran kebisingan tegangan: Gunakan osiloskop untuk memeriksa gelombang tegangan pada rel listrik (tujuan untuk <50mV puncak ke puncak).
Pengujian termal: Gunakan kamera termal untuk menemukan titik panas (menjaga suhu < 85 °C).
Pengujian EMI: Gunakan pemindai EMI untuk memastikan kepatuhan terhadap standar FCC/CE.

5. Apa yang terjadi jika impedansi PDN terlalu tinggi (> 1 ohm)?
Impedansi tinggi menyebabkan kebisingan tegangan (V = I × Z) misalnya, permintaan arus 1A dengan impedansi 2 ohm menciptakan kebisingan 2V. Hal ini mengganggu komponen sensitif (misalnya, chip RF),menyebabkan kesalahan sinyal atau crash sistem.

Kesimpulan
PDN yang dapat diandalkan bukanlah ide belakangan, ini adalah bagian mendasar dari desain PCB berkecepatan tinggi.dan pelacakan/melalui optimasi you dapat membangun PDN yang memberikan energi bersih, meminimalkan EMI, dan memastikan keandalan jangka panjang. simulasi awal (dengan alat seperti Ansys SIwave) dan pengujian fisik tidak dapat dinegosiasikan. mereka menangkap kekurangan sebelum menjadi desain ulang yang mahal.

Ingat: PDN terbaik menyeimbangkan kinerja dan kepraktisan. Anda tidak perlu over-engineering (misalnya, 10 lapisan untuk papan sensor sederhana), tetapi Anda tidak dapat memotong sudut (misalnya,melewatkan kondensator pencabutan kopling)Untuk desain kecepatan tinggi (10 Gbps+), prioritaskan pesawat daya / tanah yang berdekatan, pemutusan nilai campuran, dan manajemen termal.

Karena elektronik menjadi lebih cepat dan lebih kecil, desain PDN hanya akan tumbuh dalam pentingnya. Dengan menguasai tips dalam panduan ini, Anda akan dapat membuat PCB yang menangani tuntutan 5G, AI,dan teknologi otomotif sambil menghindari perangkap umum yang menimpa desain yang kurang disengaja.