Pengetahuan Penting untuk Tata Layout PCB Multi-Layer: Panduan Komprehensif

Tata letak PCB multi-lapisan adalah tulang punggung elektronik modern yang memungkinkan desain yang kompak dan berkinerja tinggi yang mendukung smartphone, EV, perangkat medis, dan infrastruktur 5G.Berbeda dengan PCB berlapis tunggal atau ganda, papan multi-lapisan (4-40+ lapisan) menumpuk lapisan tembaga konduktif dengan dielektrik isolasi, mengurangi ukuran perangkat sebesar 40-60% sambil meningkatkan kecepatan sinyal dan penanganan daya.Mendesain mereka membutuhkan penguasaan keterampilan khusus: dari optimasi layer-stack-up untuk pengurangan EMI.

Pasar PCB multi-layer global diproyeksikan mencapai $ 85,6 miliar pada tahun 2028 (Grand View Research), didorong oleh permintaan untuk EV dan 5G. Untuk bersaing,insinyur harus menguasai prinsip-prinsip dasar yang memastikan keandalanPanduan ini memecah pengetahuan penting untuk tata letak PCB multi-layer, dengan strategi yang dapat ditindaklanjuti, perbandingan berbasis data,dan praktik terbaik yang disesuaikan dengan standar manufaktur Amerika.

Hal-Hal Utama
1.Layer Stack-Up Design: Stack-up yang dirancang dengan baik (misalnya, 4-layer: Signal-Ground-Power-Signal) mengurangi EMI sebesar 30% dan meningkatkan integritas sinyal untuk jalur 25Gbps +.
2.Lapangan darat/kekuatan: Lapan khusus menurunkan impedansi sebesar 50%, mencegah penurunan tegangan dan crosstalk yang penting untuk inverter EV dan perangkat medis.
3Integritas sinyal: Routing pasangan diferensial dan kontrol impedansi (50Ω/100Ω) mengurangi refleksi sinyal sebesar 40% dalam desain kecepatan tinggi.
4.DFM Compliance: Mengikuti aturan IPC-2221 mengurangi cacat manufaktur dari 12% menjadi 3%, menurunkan biaya pengolahan ulang sebesar $ 0.50$ 2.00 per papan.
5Alat Simulasi: Penggunaan awal simulator sinyal / termal (misalnya, HyperLynx) menangkap 80% dari cacat desain sebelum prototipe.

Dasar Desain PCB Multi-Layer
Sebelum menyelam ke dalam tata letak, insinyur harus menguasai konsep dasar yang menentukan kinerja dan kemampuan manufaktur.

1. Layer Stack-Up: Dasar Kinerja
Stack-up (penataan lapisan tembaga dan dielektrik) adalah pilihan desain yang paling kritis, secara langsung mempengaruhi integritas sinyal, manajemen termal, dan EMI.Stack-up yang buruk dapat membuat bahkan routing terbaik tidak berguna.

Praktik Terbaik: Untuk desain kecepatan tinggi (> 10Gbps), pasang setiap lapisan sinyal dengan bidang tanah yang berdekatan untuk menciptakan jalur kembali impedansi rendah.

2. Desain Lantai dan Pesawat Daya
Tanah dan pesawat tenaga bukan “pikir-pikir “mereka adalah komponen aktif yang menstabilkan sinyal dan pengiriman daya:

1.Lapisan tanah:
a. Menyediakan tegangan referensi yang seragam untuk sinyal, mengurangi kebisingan sebesar 40%.
b. Berfungsi sebagai penyebar panas, menurunkan suhu komponen sebesar 15 °C dalam desain padat.
c.Untuk papan multi-lapisan, gunakan bidang tanah yang terbagi hanya bila diperlukan (misalnya, memisahkan dasar analog/digital) untuk menghindari menciptakan “pulau” yang menangkap kebisingan.
2- Pesawat daya:
a.Memberikan tegangan yang stabil ke komponen, mencegah drop yang menyebabkan kesalahan logika.
b.Tempatkan pesawat tenaga langsung di bawah pesawat tanah untuk membentuk efek kondensator, mengurangi EMI sebesar 25%.
c.Menggunakan beberapa pesawat daya untuk sistem multi-voltase (misalnya, 3.3V dan 5V) alih-alih mengarahkan daya melalui jejak.Ini mengurangi penurunan tegangan sebesar 60%.

Studi kasus: BMS Tesla Model 3 menggunakan dua bidang tanah dan tiga bidang daya untuk menangani 400V DC, mengurangi kegagalan terkait daya sebesar 30% dibandingkan dengan desain 4 lapisan.

3Pemilihan bahan: Mencocokkan desain dengan lingkungan
PCB multi-lapisan bergantung pada bahan yang menyeimbangkan kinerja termal, listrik, dan mekanis.

Pertimbangan kritis: Mencocokkan koefisien ekspansi termal (CTE) bahan dengan komponen (misalnya, chip silikon memiliki CTE 2,6 ppm/°C).yang menyebabkan kegagalan sendi solder.

Strategi penempatan komponen
Penempatan komponen lebih dari sekedar bagian-bagian pemasangan. Hal ini secara langsung mempengaruhi manajemen termal, integritas sinyal, dan kemampuan manufaktur.

1Pengelolaan Panas: Mencegah Hotspot
Pemanasan berlebihan adalah penyebab utama kegagalan PCB multi-lapisan.

a.Komponen Panas Kelompok: Tempatkan bagian-bagian bertenaga tinggi (misalnya, IGBT, regulator tegangan) di dekat sumur panas atau jalur aliran udara.
b. Menggunakan Via Termal: Bor 0,3 ∼ 0,5 mm via yang diisi tembaga di bawah komponen panas untuk mentransfer panas ke bidang tanah bagian dalam.
c. Hindari Kerumunan: Tinggalkan ketinggian komponen 2 ¢ 3x antara bagian bertenaga tinggi untuk mencegah penumpukan panas.

2. Integritas sinyal: Menempatkan untuk kecepatan
Sinyal kecepatan tinggi (> 1Gbps) sensitif terhadap penempatan bahkan jarak kecil dapat menyebabkan hilangnya sinyal:

a. Memperpendek panjang jejak: Letakkan komponen berkecepatan tinggi (misalnya, modem 5G, FPGA) dekat satu sama lain untuk menjaga jejak < 5 cm. Ini mengurangi peredupan sinyal sebesar 30% pada 28 GHz.
b.Mengisolasi Komponen Berisik: Memisahkan bagian digital (berisik) (misalnya, mikroprosesor) dari bagian analog (sensitif) (misalnya, sensor) dengan ≥ 10 mm. Gunakan bidang tanah di antara mereka untuk memblokir EMI.
c. Selaraskan dengan Vias: Letakkan komponen di atas vias untuk meminimalkan jejak routing ini mengurangi jumlah "bend" yang menyebabkan lonjakan impedansi.

3Distribusi Daya: Tegangan Stabilisasi
Penempatan daya yang buruk menyebabkan penurunan tegangan dan kebisingan.

a.Kondensator Pemisah: Tempatkan kondensator keramik 0,1μF dalam jarak 2mm dari pin daya IC. Ini menyaring kebisingan frekuensi tinggi dan mencegah lonjakan tegangan. Untuk IC besar (misalnya, FPGA),menggunakan satu kapasitor per pin daya.
B.Dekatnya Pesawat Daya: Pastikan pesawat daya mencakup 90% dari area di bawah komponen yang menarik arus tinggi (misalnya, 1A +).
c. Hindari Daya Daisy-Chaining: Jangan mengarahkan daya ke beberapa komponen melalui satu jalur ̇ gunakan bidang daya untuk memberikan tegangan secara langsung, mengurangi drop sebesar 50%.

Teknik Routing untuk PCB Multi-Layer
Routing mengubah penempatan ke dalam sirkuit fungsional, penguasaan teknik seperti routing pasangan diferensial dan kontrol impedansi tidak dapat dinegosiasikan.

1. Routing Pasangan Diferensial: Untuk sinyal kecepatan tinggi
Pasangan diferensial (dua jalur paralel yang membawa sinyal berlawanan) sangat penting untuk desain 10Gbps +. Ikuti aturan ini:

a.Length yang sama: Cocokkan panjang jejak dengan ± 0,5 mm untuk menghindari kesesuaian (perbedaan waktu). Kesesuaian > 1 mm menyebabkan kesalahan bit dalam desain 25Gbps.
b.Konsisten Spacing: Menjaga jejak 0,5 × 1 x lebar jejak terpisah (misalnya, jarak 0,2 mm untuk jejak 0,2 mm) untuk mempertahankan impedansi (100Ω untuk pasangan diferensial).
c. Hindari Stubbing: Jangan menambahkan “stubs” (segmen jejak yang tidak digunakan) ke pasangan diferensial “stubs” menyebabkan refleksi sinyal yang meningkatkan BER (tingkat kesalahan bit) sebesar 40%.

2. Kontrol impedansi: Mencocokkan sinyal dengan beban
Ketidaksesuaian impedansi (misalnya, jejak 50Ω yang terhubung ke konektor 75Ω) menyebabkan refleksi sinyal yang menurunkan kinerja.

a. lebar / ketebalan jejak: Gunakan 0,2 mm lebar, 1 oz jejak tembaga pada FR4 (dengan dielektrik 0,1 mm) untuk mencapai impedansi 50Ω.
b.Layer Stack-Up: Sesuaikan ketebalan dielektrik antara sinyal dan permukaan tanah √ dielektrik yang lebih tebal meningkatkan impedansi (misalnya, dielektrik 0,2 mm = 60Ω; 0,1 mm = 50Ω).
c. Pengujian TDR: Menggunakan Time Domain Reflectometer (TDR) untuk mengukur impedansi  papan penolakan dengan variasi > ± 10% dari spesifikasi desain.

Tips Alat: Kalkulator Impedansi Altium Designer secara otomatis menyesuaikan lebar jejak dan ketebalan dielektrik untuk memenuhi impedansi target, mengurangi kesalahan manual sebesar 70%.

3Melalui Penempatan: Meminimalkan Degradasi Sinyal
Vias menghubungkan lapisan tetapi menambahkan induktansi dan kapasitansi yang merusak sinyal kecepatan tinggi.

a. Gunakan Blind/Buried Vias: Untuk sinyal 25Gbps +, gunakan blind vias (menyambungkan lapisan luar ke lapisan dalam) alih-alih via-lubang-lubang ini mengurangi induktansi sebesar 50%.
b. Batasi Via Count: Setiap via menambahkan ~ 0.5nH induktansi. Untuk sinyal 40Gbps, batasi via ke 1 ¢ 2 per jejak untuk menghindari hilangnya sinyal.
c.Jalan Tanah: Letakkan tanah setiap 2 mm di sepanjang jalur kecepatan tinggi untuk menciptakan “perisai” yang mengurangi crosstalk sebesar 35%.

Peraturan Desain dan Pemeriksaan
Melewatkan aturan desain menyebabkan cacat manufaktur dan kegagalan lapangan.

1. Peresmian dan Creepage: Keamanan Pertama
Kebersihan (celah udara antara konduktor) dan creepage (jalur sepanjang isolasi) mencegah busur listrik yang penting untuk desain tegangan tinggi.

Penyesuaian Lingkungan: Di lingkungan yang lembab atau berdebu, tingkatkan creepage sebesar 50% (misalnya, 0,45 mm untuk 50~250V) untuk mencegah kerusakan isolasi.

2. DFM (Desain for Manufacturing): Menghindari Sakit Kepala Produksi
DFM memastikan desain Anda dapat dibangun secara efisien.

a. Jarak Tembaga: Pertahankan jarak ≥ 0,1 mm antara fitur tembaga untuk menghindari sirkuit pendek selama pengetikan.
Ukuran Bor: Gunakan ukuran bor standar (0,2mm, 0,3mm, 0,5mm) untuk mengurangi biaya perkakas. Ukuran non-standar menambahkan $ 0,10$ 0,50 per lubang.
c. Pad Pengampunan Termal: Gunakan pad berlubang untuk komponen bertenaga tinggi (misalnya, TO-220) untuk mencegah joint solder retak selama aliran kembali.

3Standar Industri: Memenuhi Persyaratan Global
Kepatuhan memastikan PCB Anda aman, dapat diandalkan, dan dapat dipasarkan.

Teknik Lanjutan untuk Desain Berkinerja Tinggi
Untuk desain 25Gbps+ atau daya tinggi, routing dasar tidak cukup. Gunakan strategi canggih ini:

1. High-Speed Routing: Meminimalkan distorsi
a. Hindari sudut 90°: Gunakan sudut 45° atau jejak melengkung untuk mengurangi lonjakan impedansi.
b. Panjang jejak yang terkontrol: Untuk antarmuka memori (misalnya, DDR5), cocokkan panjang jejak dengan ± 0,1 mm untuk menghindari kesesuaian waktu.
c.Shielding: Rute jalur kecepatan tinggi antara dua bidang tanah (desain “microstrip”) untuk memblokir EMI. Hal ini mengurangi emisi radiasi sebesar 40%.

2. Pengurangan EMI: Menjaga Kebisingan dalam Pemeriksaan
a.Pengerjaan Land Plane Stitching: Sambungkan bidang tanah bagian dalam dengan vias setiap 10 mm untuk membuat “kurung Faraday” yang menjebak EMI.
b. Kerucut Ferrit: Tambahkan kerucut ferrit ke jalur listrik komponen yang bising (misalnya, mikroprosesor) untuk memblokir kebisingan frekuensi tinggi (> 100MHz).
c.Menggelitik Pasangan Diferensial: Menggelitik pasangan diferensial (1 twist per cm) untuk routing gaya kabel ini mengurangi pengambilan EMI sebesar 25%.

3Simulasi: Validasi Sebelum Prototyping
Simulasi menangkap kekurangan lebih awal, menghemat $ 1.000 + per iterasi prototipe.

Kesalahan Umum yang Harus Dihindari
Bahkan insinyur berpengalaman membuat kesalahan mahal ini tetap waspada:

1- Melewati Simulasi Termal:
a.Kesalahan: Mengasumsikan “komponen kecil tidak terlalu panas.”
b. Akibatnya: 35% dari kegagalan medan berhubungan dengan panas (laporan IPC).
c.Fix: Simulasi kinerja termal untuk semua komponen > 1W.

2. Mengingkari Kontinuitas Daratan:
a. Kesalahan: Membuat pesawat darat terpisah tanpa koneksi yang tepat.
b. Akibatnya: refleksi sinyal meningkat sebesar 50%, menyebabkan kehilangan data.
c. Perbaiki: Gunakan saluran tanah untuk menghubungkan bidang yang terbelah; hindari pulau-pulau darat yang mengambang.

3Dokumen manufaktur yang tidak lengkap:
a. Kesalahan: Mengirim file Gerber saja (tidak ada panduan bor atau catatan pembuatan).
b. Akibatnya: 20% dari penundaan manufaktur berasal dari dokumen yang hilang (Survei Produsen PCB).
c. Perbaiki: Sertakan file bor, gambar pembuatan, dan laporan DFM.

Alat dan Perangkat Lunak untuk Tata Layout PCB Multi-Layer
Alat yang tepat merampingkan desain dan mengurangi kesalahan:

Keahlian LT CIRCUIT dalam Layout PCB Multi-Layer
LT CIRCUIT mengkhususkan diri dalam memecahkan tantangan multi-layer yang kompleks, dengan fokus pada:

a. Integritas sinyal: Menggunakan algoritma routing eksklusif untuk mempertahankan impedansi 50Ω/100Ω ± 5% untuk sinyal 40Gbps.
b.Custom Stack-Ups: Mendesain papan 4-20 lapisan dengan bahan seperti Rogers RO4350 untuk 5G dan poliamida untuk aplikasi fleksibel.
c. Pengujian: Memvalidasi setiap papan dengan TDR, pencitraan termal, dan pengujian probe terbang untuk memastikan kepatuhan.

Studi Kasus: LT CIRCUIT merancang PCB 8-lapisan untuk stasiun basis 5G, mencapai kehilangan sinyal 28GHz 1,8dB/inci ∼30% lebih baik daripada rata-rata industri.

Pertanyaan Umum Tentang Tata Letak PCB Berlapis Berbagai
T: Berapa jumlah lapisan minimum untuk PCB 5G?
A: 6 lapisan (Signal-Ground-Signal-Power-Ground-Signal) dengan substrat Rogers RO4350 ̊ lebih sedikit lapisan menyebabkan kehilangan sinyal yang berlebihan (> 2,5 dB / inci pada 28 GHz).

T: Bagaimana saya memilih antara via buta dan melalui lubang?
A: Gunakan vias buta untuk sinyal 25Gbps + (mengurangi induktansi) dan vias melalui lubang untuk koneksi daya (5A +).

T: Mengapa DFM penting untuk PCB multi-lapisan?
A: Papan multi-lapisan memiliki lebih banyak titik kegagalan (vias, laminasi).

T: Alat apa yang membantu dengan kontrol impedansi?
A: Kalkulator Impedansi Altium dan alat Layout SiP Cadence secara otomatis menyesuaikan lebar jejak / dielektrik untuk memenuhi impedansi target.

T: Bagaimana LT CIRCUIT mendukung desain multi-lapisan kecepatan tinggi?
A: LT CIRCUIT menyediakan pengoptimalan stack-up, simulasi integritas sinyal, dan pengujian pasca produksi, memastikan sinyal 40Gbps memenuhi persyaratan diagram mata.

Kesimpulan
Menguasai tata letak PCB multi-layer membutuhkan campuran pengetahuan teknis, strategi praktis, dan keahlian alat.keandalanDengan mengikuti standar industri, menghindari kesalahan umum, dan memanfaatkan alat canggih,insinyur dapat merancang multi-layer PCB yang menyalakan generasi berikutnya elektronik ∼ dari smartphone 5G untuk EV.

Untuk proyek yang kompleks, bermitra dengan para ahli seperti LT CIRCUIT memastikan desain Anda memenuhi standar kinerja dan manufaktur yang paling ketat.PCB multilayer menjadi keunggulan kompetitif, bukan tantangan desain.