10-Layer HDI PCB Stackup Design & Signal Integrity Guide untuk Elektronik Berkinerja Tinggi

Di era 5G, AI, dan kendaraan listrik (EV), PCB interkoneksi kepadatan tinggi (HDI) telah menjadi tulang punggung elektronik yang kompak, cepat, dan dapat diandalkan.Desain 10 lapis menonjol sebagai titik manis mereka keseimbangan kepadatan (mendukung.4mm pitch BGA dan 45μm microvias), kecepatan sinyal (28GHz+ mmWave), dan manufaktur.mengurangi EMI sebesar 40%, dan menangani sistem multi-voltase (3.3V, 5V, 12V) dalam satu papan.

Namun, 10-layer HDI PCB tidak tanpa kompleksitas. stackup yang dirancang dengan buruk dapat merusak integritas sinyal (SI), menyebabkan hotspot termal, atau menyebabkan tingkat cacat 30% lebih tinggi.Untuk insinyur dan produsen, menguasai desain HDI 10-layer stackup sangat penting untuk membuka potensi penuh perangkat berkinerja tinggi – dari stasiun pangkalan 5G hingga sistem manajemen baterai EV (BMS).

Panduan ini memecah dasar-dasar tumpukan 10-layer HDI PCB, konfigurasi lapisan optimal, pemilihan bahan, praktik terbaik integritas sinyal, dan aplikasi dunia nyata.Dengan perbandingan berbasis data dan tips yang dapat ditindaklanjuti, ini akan membantu Anda merancang stackup yang memenuhi standar kinerja yang ketat sambil menjaga biaya produksi di cek.

Hal-Hal Utama
1Sebuah HDI yang dirancang dengan baik memberikan EMI 40% lebih rendah daripada HDI enam lapisan dan mendukung sinyal 28GHz + mmWave dengan kerugian <1dB/inci. Kritis untuk aplikasi 5G dan radar.
2.Konfigurasi sub-stack “sinyal-ground-power-ground-signal” (S-G-P-G-S) mengurangi crosstalk sebesar 50% dan mempertahankan impedansi 50Ω/100Ω dengan toleransi ±5%.
3.Pilihan bahan secara langsung mempengaruhi SI: Rogers RO4350 (Dk = 3,48) meminimalkan hilangnya sinyal pada 28GHz, sementara FR4 Tg tinggi (Tg≥170°C) menyeimbangkan biaya dan kinerja untuk jalur frekuensi rendah.
4Kesalahan tumpukan yang umum (misalnya, mencampur sinyal kecepatan tinggi / rendah, permukaan tanah yang tidak cukup) menyebabkan 60% dari kegagalan 10-layer HDI SI yang dihindari dengan isolasi lapisan yang ketat dan kontrol impedansi.
5.10-layer HDI PCB biaya 2,5 kali lebih banyak dari versi 6-layer tetapi memberikan 2 kali lebih tinggi kepadatan komponen (1.800 komponen/sq.in) dan 30% lebih lama umur di lingkungan yang keras.

Apa itu HDI PCB Stackup 10 Lapisan?
Stack-up HDI PCB 10 lapisan adalah struktur berlapis dari lapisan tembaga konduktif bergantian (sinyal, daya, tanah) dan lapisan dielektrik isolasi (substrat, prepreg),dirancang untuk memaksimalkan kepadatan dan integritas sinyalBerbeda dengan PCB 10-lapisan standar (yang bergantung pada vias melalui lubang), HDI 10-lapisan menggunakan microvias buta / terkubur (diameter 45-100μm) untuk menghubungkan lapisan tanpa membuang-buang ruang.BGA pitch 4 mm dan lebar jejak 25/25μm/spacing.

Tujuan Utama dari Desain HDI Stackup 10 Lapisan
Setiap tumpukan HDI 10 lapisan harus mencapai tiga tujuan yang tidak dapat dinegosiasikan:

1Isolasi sinyal: Memisahkan sinyal kecepatan tinggi (28GHz+) dari pesawat daya yang bising dan sirkuit digital untuk mengurangi crosstalk.
2.Manajemen termal: Mendistribusikan panas di 2 ∼4 bidang tanah/kekuatan untuk menghindari hotspot pada komponen bertenaga tinggi (misalnya, EV BMS IC).
3.Manufaktur: Menggunakan laminasi berurutan (bangunan sub-stack) untuk memastikan ±3μm lapisan keselarasan ∼kritis untuk microvias ditumpuk.

10-Layer HDI vs. PCB 10-Layer Standar: Perbedaan Utama
Perbedaan HDI terletak pada teknologi dan efisiensi lapisan.

Contoh: Stackup HDI 10 lapis untuk sel kecil 5G cocok dengan transceiver 28GHz, port Ethernet 4x 2.5Gbps, dan unit manajemen daya (PMU) dalam 120mm × 120mm footprint.180mm × 180mm untuk PCB 10 lapis standar.

Konfigurasi tumpukan HDI 10 lapisan yang optimal
Tidak ada "satu ukuran yang cocok untuk semua" 10-lapisan HDI stackup tetapi dua konfigurasi mendominasi aplikasi berkinerja tinggi: Seimbang S-G-P-G-S (5 + 5) dan Isolasi Berkecepatan Tinggi (4 + 2 + 4).Pilihan tergantung pada campuran sinyal Anda (kecepatan tinggi vs. daya) dan kebutuhan aplikasi.

Konfigurasi 1: S-G-P-G-S yang seimbang (5+5)
Stackup simetris ini membagi 10 lapisan menjadi dua sub-stack 5 lapisan yang identik (atas 1 5 dan bawah 6 10), ideal untuk desain dengan sinyal kecepatan tinggi dan jalur daya tinggi (misalnya, EV ADAS,sensor industri).

Mengapa Ini Berhasil
a. Simetri: Mengurangi warpage selama laminasi (CTE mismatch seimbang di seluruh lapisan).
b.Isolasi: Dua bidang tanah memisahkan kecepatan tinggi (lapisan 1,10) dari daya (lapisan 3,8), mengurangi crosstalk sebesar 50%.
c.Fleksibilitas: Mendukung jalur daya 28GHz mmWave dan 12V ̇ ideal untuk modul radar EV.

Konfigurasi 2: Isolasi Berkecepatan Tinggi (4+2+4)
Stackup ini mendedikasikan blok daya / tanah 2 lapisan pusat (Layer 5 ′′ 6) untuk mengisolasi sub-stack berkecepatan tinggi (Top 1 ′′ 4 dan Bottom 7 ′′ 10), sempurna untuk 5G mmWave, komunikasi satelit, dan sistem radar.

Mengapa Ini Berhasil
a.Pelat Pusat: Lapisan 5 ¢ 6 bertindak sebagai ¢kaos Faraday ¢ antara sub-stack kecepatan tinggi atas dan bawah, mengurangi EMI sebesar 60%.
b.Minimal Power Crossing: Power terbatas pada Layer 5, menghindari gangguan jalur sinyal.
c.Fokus Berkecepatan Tinggi: 4 lapisan sinyal yang didedikasikan untuk jalur 28GHz/10Gbps ideal untuk transceiver stasiun basis 5G.

Perbandingan Stackup: Konfigurasi Apa yang Harus Dipilih?

Rekomendasi: Untuk EV BMS atau sensor industri (campuran kecepatan tinggi/kekuatan), gunakan stackup Balanced. Untuk 5G mmWave atau radar (kecepatan tinggi murni), gunakan stackup High-Speed Isolation.

Pemilihan bahan untuk 10-layer HDI Stackups
Bahan membuat atau menghancurkan 10-lapisan HDI SI dan keandalan. substrat yang salah atau prepreg dapat meningkatkan kehilangan sinyal sebesar 40% atau menyebabkan delaminasi dalam siklus termal.Di bawah ini adalah bahan kritis dan spesifikasi mereka:

1. Substrat & Prepreg: Saldo SI dan Biaya
Substrat (bahan inti) dan prepreg (bahan pengikat) menentukan konstanta dielektrik (Dk), tangen kerugian (Df), dan kinerja termal – semua kunci SI.

Strategi Bahan untuk HDI 10 Lapisan
a.Layer Kecepatan Tinggi (1,3,8,10): Gunakan Rogers RO4350 untuk meminimalkan kehilangan sinyal (0,8dB/inci pada 28GHz vs 2,5dB/inci untuk FR4).
b.Layangan Daya/Bumi (2,3,7,8): Gunakan FR4 Tg tinggi atau FR4 yang diisi keramik untuk efisiensi biaya dan konduktivitas termal.
c. Prepreg: Cocokkan prepreg dengan substrat (misalnya, Rogers 4450F untuk lapisan RO4350) untuk menghindari ketidakcocokan CTE.

Contoh: HDI 10 lapisan untuk 5G menggunakan Rogers RO4350 untuk Layer 1,3,8, 10 dan FR4 Tg tinggi untuk sisa ̊ memotong biaya bahan sebesar 30% dibandingkan dengan menggunakan Rogers untuk semua lapisan.

2. Foil tembaga: Kelembaban untuk SI kecepatan tinggi
Keruwetan permukaan foil tembaga (Ra) secara langsung mempengaruhi kehilangan konduktor pada frekuensi tinggi.

Rekomendasi
a.Menggunakan tembaga bergulir untuk lapisan sinyal kecepatan tinggi (1,3,8, 10) untuk mengurangi kerugian konduktor sebesar 40%.
b. Gunakan tembaga elektrolitik untuk lapisan daya / tanah (2,3,7, 8) untuk memaksimalkan kapasitas arus (2oz ED genggam pegangan 30A untuk jejak 1mm).

3. Permukaan Finish: Lindungi SI dan Soldability
Penutupan permukaan mencegah oksidasi tembaga dan memastikan pengelasan yang dapat diandalkan yang kritis untuk BGA pitch 0,4 mm dalam HDI 10 lapisan.

Pilihan yang Kritis
Hindari HASL (Hot Air Solder Leveling) untuk HDI 10-lapisan (Ra 1 ¢ 2 μm) menambahkan 0.2dB / inci kehilangan sinyal pada 28GHz, membatalkan manfaat substrat Rogers.ENIG atau ENEPIG adalah satu-satunya pilihan yang layak untuk desain kecepatan tinggi.

Optimasi Integritas Sinyal untuk 10-Layer HDI Stackups
Integritas sinyal (SI) adalah faktor make-or-break untuk 10-layer HDI PCBs, bahkan peningkatan 1dB dalam kehilangan sinyal dapat membuat desain 5G atau radar tidak berguna.Di bawah ini adalah strategi optimasi SI yang paling berdampak, didukung oleh data:

1Kontrol impedansi: Pertahankan toleransi 50Ω/100Ω
Ketidaksesuaian impedansi (misalnya, 55Ω bukan 50Ω) menyebabkan refleksi sinyal, meningkatkan tingkat kesalahan bit (BER) sebesar 40%.

a.Sinyal Single-Ended (mmWave, USB): Target 50Ω ±5%.
b.Pasangan diferensial (Ethernet 10Gbps, PCIe): Target 100Ω ± 5%. Gunakan jejak lebar 0,2 mm dengan jarak 0,2 mm (1 oz tembaga, Rogers RO4350).

Tips Alat: Gunakan Kalkulator Impedansi Altium Designer untuk mengotomatisasi dimensi jejak mengurangi kesalahan manual sebesar 70%.

2. Mengurangi Kerugian Sinyal dengan Isolasi Lapisan
Sinyal kecepatan tinggi (28GHz+) kehilangan kekuatan karena kehilangan dielektrik (diasorpsi oleh substrat) dan kehilangan konduktor (panas di tembaga).

a.Dedicated Ground Planes: Letakkan bidang tanah langsung berdekatan dengan setiap lapisan sinyal kecepatan tinggi (misalnya, Layer 2 di bawah Layer 1, Layer 9 di bawah Layer 10).Ini menciptakan “microstrip” atau “stripline” konfigurasi yang mengurangi kerugian sebesar 30%.
Untuk jalur yang lebih panjang, gunakan repeater atau equalizer.
c. Hindari Via Stubs: Stubs (tidak digunakan melalui segmen) menyebabkan refleksi  tetap melalui stubs < 0,5 mm untuk sinyal 28 GHz. Gunakan vias buta (bukan lubang) untuk menghilangkan stubs.

Hasil pengujian: HDI 10 lapisan dengan bidang tanah khusus dan jejak 28GHz 4cm memiliki total kerugian 3.2dB vs. 5.6dB untuk desain dengan bidang tanah bersama dan jejak 6cm.

3. Mengurangi Crosstalk dengan Routing yang Tepat
Crosstalk (kebocoran sinyal antara jejak yang berdekatan) menurunkan SI dalam HDI 10-lapisan kepadatan tinggi.

a.Trace Spacing: Pertahankan jarak lebar jejak 3x antara jejak kecepatan tinggi (misalnya, jarak 0,45mm untuk jejak 0,15mm). Ini mengurangi crosstalk sebesar 60%.
b.Jalan tanah: Tempatkan tanah melalui setiap 2mm sepanjang pasangan diferensial creates a “shield” yang memblokir kebocoran sinyal.
c. Pemisahan Lapisan: Hindari rute jejak kecepatan tinggi pada lapisan yang berdekatan (misalnya Lapisan 1 dan 3). Pisahkan dengan bidang tanah (Layer 2) untuk mengurangi crosstalk vertikal sebesar 70%.

4. Pengelolaan Termal untuk Melestarikan SI
Pemanasan berlebihan merusak substrat Dk dan konduktivitas tembaga, keduanya merusak SI. Untuk HDI 10 lapisan:

a.Kapasitas Tembaga/Lapisan Tanah: Gunakan 2 oz tembaga untuk pesawat tenaga (Layer 3,8 dalam stackup seimbang) mereka menyebarkan panas 2x lebih cepat daripada 1 oz tembaga.
b.Thermal Vias: Bor 0.3mm-diisi tembaga vias di bawah panas komponen (misalnya, 5G PA) untuk mentransfer panas ke dalam bidang tanah.
c. Hindari Hotspot: Kelompok komponen bertenaga tinggi (misalnya, regulator tegangan) jauh dari jejak kecepatan tinggi √ panas dari komponen 2W dapat meningkatkan kehilangan sinyal di sekitarnya sebesar 0,5dB/inci.

Kesalahan Pengumpulan HDI 10 Lapisan yang Umum (dan Cara Menghindarinya)
Bahkan insinyur yang berpengalaman membuat kesalahan tumpukan yang menghancurkan SI. Di bawah ini adalah kesalahan dan solusi utama:
1. Campur sinyal kecepatan tinggi dan daya pada lapisan yang sama
a. Kesalahan: Routing jejak gelombang mm 28GHz dan jalur daya 12V pada lapisan yang sama (misalnya, Layer 1). Kebisingan daya bocor ke sinyal kecepatan tinggi, meningkatkan BER sebesar 50%.
b.Solusi: Batasi daya ke bidang khusus (Layer 3,8) dan sinyal kecepatan tinggi ke lapisan sinyal eksternal/internal (Layer 1,3,8Menggunakan pesawat darat sebagai penghalang.

2Cakupan permukaan tanah yang tidak cukup
a. Kesalahan: Menggunakan “grid” bidang tanah (1mm celah) bukannya bidang padat “menciptakan jalur pengembalian impedansi tinggi untuk sinyal kecepatan tinggi.
b.Solusi: Gunakan bidang tanah padat dengan cakupan ≥ 90%.

3. Miskin Via Penempatan
a. Kesalahan: Menempatkan vias melalui lubang di jalur sinyal kecepatan tinggi mereka menambahkan 1 ¢ 2nH induktansi parasit, menyebabkan refleksi.
b.Solusi: Gunakan vias buta untuk sinyal lapisan luar (misalnya, Lapisan 1 → 2) dan vias terkubur untuk koneksi lapisan dalam (misalnya, Lapisan 3 → 4).

4. CTE Ketidaksesuaian Antara Lapisan
a. Kesalahan: Menggunakan bahan dengan CTE yang sangat berbeda (misalnya, Rogers RO4350 (14 ppm/°C) dan inti aluminium murni (23 ppm/°C)) √ menyebabkan delaminasi selama siklus termal.
b.Solusi: Mencocokkan CTE dari lapisan yang berdekatan. Misalnya, pasang Rogers RO4350 dengan Rogers 4450F prepreg (14 ppm/°C) dan hindari mencampur bahan yang berbeda.

5Mengingkari Toleransi Produksi
a. Kesalahan: Mendesain untuk dimensi ideal (misalnya, jejak 0,15 mm) tanpa memperhitungkan toleransi etching (± 0,02 mm) ∼hasil dalam variasi impedansi > ± 10%.
Solusi: Tambahkan margin 10% untuk dimensi jejak (misalnya, desain jejak 0,17mm untuk target 0,15mm). Bekerja dengan produsen untuk mengkonfirmasi toleransi proses mereka.

Aplikasi Dunia Nyata: 10-Layer HDI Stackup untuk 5G Small Cells
OEM telekomunikasi terkemuka membutuhkan PCB HDI 10 lapisan untuk sel kecil 5G, dengan persyaratan:

a. Mendukung 28GHz mmWave (kehilangan sinyal <4dB lebih dari 5cm).
b.Mengelola port Ethernet 4x 2,5Gbps.
c. Cocok dalam kandang 120 mm x 120 mm.

Desain Stackup
Mereka memilih konfigurasi Isolasi Berkecepatan Tinggi (4+2+4) dengan:

a. Lapisan 1,3,8,10: Rogers RO4350 (28GHz mmWave, 10Gbps Ethernet).
b. Lapisan 2,4,7,9: 1 oz pesawat tanah padat (95% cakupan).
c. Lapisan 5 ̊6: FR4 Tg Tinggi (3.3V daya, 1 oz tembaga).
d.Vias: 60μm blind vias (Layer 1→2, 10→9), 80μm buried vias (Layer 3→4, 7→8).

SI Hasil pengujian

Hasil
a. Sel kecil memenuhi standar 5G NR (3GPP Release 16) untuk kualitas sinyal.
b.Pengujian lapangan menunjukkan cakupan 20% lebih baik daripada desain HDI 6 lapisan sebelumnya.
c. Hasil produksi mencapai 92% dengan laminasi berurutan dan keselarasan optik.

FAQ Tentang 10-Layer HDI PCB Stackups
T1: Berapa lama waktu yang dibutuhkan untuk merancang HDI 10 lapisan?
A: Untuk insinyur yang berpengalaman, desain stackup membutuhkan waktu 2~3 hari termasuk pemilihan material, perhitungan impedansi, dan pemeriksaan DFM.HyperLynx) menambahkan 1 ¢ 2 hari tetapi penting untuk desain kecepatan tinggi.

T2: Bisakah tumpukan HDI 10 lapisan fleksibel?
A: Ya, menggunakan substrat poliamida (Tg 260 ° C) dan tembaga digulung untuk semua lapisan.Desain fleksibel membutuhkan laminasi berurutan dan biaya 3 kali lebih tinggi daripada versi kaku.

T3: Apa lebar jejak minimum/perpisah untuk HDI 10 lapisan?
A: Sebagian besar produsen mendukung 20/20μm (0,8/0,8mil) dengan etching laser. Proses canggih (litografi UV dalam) dapat mencapai 15/15μm, tetapi ini menambah 20% biaya.20/20μm adalah minimum praktis untuk menghindari kehilangan yang berlebihan.

T4: Berapa biaya PCB HDI 10 lapisan dibandingkan dengan HDI 6 lapisan?
A: PCB HDI 10 lapis biaya 2,5 kali lebih banyak daripada HDI 6 lapis (misalnya, $ 50 vs $ 20 per unit untuk 100k unit).Untuk volume besar, biaya per unit turun menjadi $ 35 ¢ $ 40.

Q5: Pengujian apa yang diperlukan untuk 10-layer HDI stackup SI?
A: Tes penting meliputi:

a.TDR (Time Domain Reflectometer): Mengukur impedansi dan melalui refleksi.
b.VNA (Vector Network Analyzer): Memeriksa kehilangan sinyal dan crosstalk pada frekuensi target (28GHz+).
c. Siklus Termal: Memvalidasi keandalan (-40°C sampai 125°C, 1.000 siklus).
d.Pemeriksaan sinar-X: Pemeriksaan dengan mengisi dan menyelaraskan lapisan.

Kesimpulan
Desain tumpukan PCB HDI 10 lapis adalah tindakan keseimbangan antara kepadatan dan SI, biaya dan kinerja, dan manufaktur dan keandalan.sebuah tumpukan HDI 10 lapisan memberikan 2 kali kepadatan komponen PCB standar, mendukung sinyal 28GHz+ mmWave, dan mengurangi EMI sebesar 40% – menjadikannya sangat diperlukan untuk 5G, EV, dan kedirgantaraan.

Kunci keberhasilan terletak pada:

1Memilih konfigurasi tumpukan yang tepat (Seimbang untuk sinyal campuran, Isolasi untuk kecepatan tinggi).
2Memilih bahan yang memprioritaskan SI (Rogers untuk kecepatan tinggi, tinggi-Tg FR4 untuk biaya).
3Mengoptimalkan impedansi, pelacakan rute, dan manajemen termal untuk menjaga kualitas sinyal.
4Menghindari kesalahan umum seperti lapisan sinyal / daya campuran atau cakupan tanah yang tidak cukup.

Karena elektronik semakin kompleks, HDI 10 lapisan akan tetap menjadi teknologi penting yang menjembatani kesenjangan antara miniaturisasi dan kinerja.Anda akan dapat merancang stackup yang memenuhi standar yang paling ketat, mengurangi cacat produksi, dan memberikan produk yang menonjol di pasar yang kompetitif.

Untuk produsen, bermitra dengan spesialis HDI (seperti LT CIRCUIT) memastikan stackup Anda siap untuk produksi dengan laminasi berurutan, pengeboran laser, dan pengujian SI yang memvalidasi setiap desain.Dengan tumpukan dan mitra yang tepat, 10-lapisan HDI PCB tidak hanya memenuhi spesifikasi mereka mendefinisikan kembali apa yang mungkin.